

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

17240099

Basic Patent (No,Kind,Date): US 20010022362 AA 20010920 <No. of Patents: 002>

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD  
THEREOF (English)

Patent Assignee: SONY CORP (US)

Author (Inventor): HAYASHI HISAO (JP)

National Class: \*257057000;

IPC: \*H01L-031/036;

CA Abstract No: 135(16)234005P

Language of Document: English

Patent Family:

| Patent No      | Kind | Date     | Applic No    | Kind | Date             |
|----------------|------|----------|--------------|------|------------------|
| JP 2001267578  | A2   | 20010928 | JP 200075755 | A    | 20000317         |
| US 20010022362 | AA   | 20010920 | US 808957    | A    | 20010316 (BASIC) |

Priority Data (No,Kind,Date):

JP 200075755 A 20000317

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

07039944      \*\*Image available\*\*

THIN-FILM SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME

PUB. NO.:      2001-267578 [JP 2001267578 A]

PUBLISHED:      September 28, 2001 (20010928)

INVENTOR(s):      HAYASHI HISAO

APPLICANT(s):      SONY CORP

APPL. NO.:      2000-075755 [JP 200075755]

FILED:      March 17, 2000 (20000317)

INTL CLASS:      H01L-029/786; H01L-021/336; G02F-001/1368; G09F-009/30;  
H01L-027/12

#### ABSTRACT

**PROBLEM TO BE SOLVED:** To provide substrates suitable for the manufacture and product of a thin-film semiconductor device.

**SOLUTION:** A substrate 20 for manufacture with characteristics, capable of resisting of a process for forming a thin-film resistor 3 and a substrate 1 for the product with characteristics suitable for directly loading the thin-film transistor 3 are prepared in a preparation process. Next, the substrate 20 for manufacture is adhered to the substrate 1 for the product, so that the substrate 1 for the product can be supported from the back side in an adhering process. Then, at least the thin-film transistor 3 is formed on the surface of the substrate 1 for the product in a state that this is reinforced by the substrate 20 for manufactured. At least, the substrate 20 for manufacturing which is already used is isolated from the substrate 1 for the product in a isolating process.

(19) 日本国特許庁 (J P)

# (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-267578

(P 2 0 0 1 - 2 6 7 5 7 8 A)

(43) 公開日 平成13年9月28日(2001.9.28)

| (51) Int. Cl. <sup>7</sup>        | 識別記号 | F I              | テーマコード (参考) |
|-----------------------------------|------|------------------|-------------|
| H01L 29/786                       |      | G09F 9/30 338    | 2H092       |
| 21/336                            |      | H01L 27/12 B     | 5C094       |
| G02F 1/1368                       |      | 29/78 627        | D 5F110     |
| G09F 9/30 338                     |      | G02F 1/136 500   |             |
| H01L 27/12                        |      | H01L 29/78 626 C |             |
| 審査請求 未請求 請求項の数21 O L (全8頁) 最終頁に続く |      |                  |             |

(21) 出願番号 特願2000-75755 (P 2000-75755)

(22) 出願日 平成12年3月17日(2000.3.17)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 林 久雄

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(74) 代理人 100092336

弁理士 鈴木 晴敏


最終頁に続く

(54) 【発明の名称】 薄膜半導体装置及びその製造方法

(57) 【要約】

【課題】 薄膜半導体装置の製造用及び製品用に適した基板を提供する。

【解決手段】 先ず、準備工程で、薄膜トランジスタ3を形成するプロセスに耐え得る特性を有する製造用基板20及び薄膜トランジスタ3を直接搭載するに適した特性を有する製品用基板1を準備する。次に接着工程を行ない、製品用基板1を裏から支持するために製造用基板20を製品用基板1に接着する。続いて形成工程を行ない、製造用基板20によって補強された状態で製品用基板1の表面に少なくとも薄膜トランジスタ3を形成する。最後に、分離工程を行ない、使用済みとなった製造用基板20を製品用基板1から分離する。



## 【特許請求の範囲】

【請求項 1】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備する準備工程と、

該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、

該製造用基板によって補強された状態で該製品用基板の表面に少なくとも薄膜トランジスタを形成する形成工程と、

使用済みとなった該製造用基板を該製品用基板から分離する分離工程とを行う薄膜半導体装置の製造方法。

【請求項 2】 前記準備工程は、無機材料からなる製造用基板と有機材料からなる製品用基板を準備する請求項 1 記載の薄膜半導体装置の製造方法。

【請求項 3】 前記形成工程は、有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタを形成する請求項 2 記載の薄膜半導体装置の製造方法。

【請求項 4】 前記接着工程は、剥離可能な状態で塗布された接着剤を用いて該製造用基板を該製品用基板に接着する請求項 1 記載の薄膜半導体装置の製造方法。

【請求項 5】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する

製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備する準備工程と、

該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、

該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及び画素電極を形成する形成工程と、

使用済みとなった該製造用基板を該製品用基板から分離する分離工程と、

該分離工程の前又は後で、あらかじめ対向電極が形成された対向基板を所定の間隙で該画素電極が形成された製品用基板に接合し、且つ該間隙に液晶を注入する組立工程とを行う液晶表示装置の製造方法。

【請求項 6】 前記準備工程は、無機材料からなる製造用基板と有機材料からなる製品用基板を準備する請求項 5 記載の液晶表示装置の製造方法。

【請求項 7】 前記形成工程は、有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタを形成する請求項 6 記載の液晶表示装置の製造方法。

【請求項 8】 前記接着工程は、剥離可能な状態で塗布された接着剤を用いて該製造用基板を該製品用基板に接着する請求項 5 記載の液晶表示装置の製造方法。

【請求項 9】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備

する準備工程と、

該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、

該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及びエレクトロルミネッセンス素子を形成する形成工程と、

使用済みとなった該製造用基板を該製品用基板から分離する分離工程とを行うエレクトロルミネッセンス表示装置の製造方法。

10 【請求項 10】 前記準備工程は、無機材料からなる製造用基板と有機材料からなる製品用基板を準備する請求項 9 記載のエレクトロルミネッセンス表示装置の製造方法。

【請求項 11】 前記形成工程は、有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタ及びエレクトロルミネッセンス素子を形成する請求項 10 記載のエレクトロルミネッセンス表示装置の製造方法。

20 【請求項 12】 前記接着工程は、剥離可能な状態で塗布された接着剤を用いて該製造用基板を該製品用基板に接着する請求項 9 記載のエレクトロルミネッセンス表示装置の製造方法。

【請求項 13】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を用い、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着し、該製造用基板によって補強された状態で該製品用基板の表面に少なくとも薄膜トランジスタを形成し、且つ使用済みとなった該製造用基板を該製品用基板から切り離した構造を有する薄膜半導体装置。

30 【請求項 14】 無機材料からなる製造用基板と有機材料からなる製品用基板を用いた請求項 13 記載の薄膜半導体装置。

【請求項 15】 有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタを形成した請求項 14 記載の薄膜半導体装置。

40 【請求項 16】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を用い、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着し、該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及び画素電極を形成し、あらかじめ対向電極が形成された対向基板を所定の間隙で該画素電極が形成された製品用基板に接合し、且つ該間隙に液晶を保持すると共に、使用済みとなった該製造用基板を該製品用基板から切り離した構造を有する液晶表示装置。

50 【請求項 17】 無機材料からなる製造用基板と有機材料からなる製品用基板を用いる請求項 16 記載の液晶表

示装置。

【請求項 18】 有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタを形成する請求項 17 記載の液晶表示装置。

【請求項 19】 薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を用い、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着し、該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及び

10 エレクトロルミネッセンス素子を形成すると共に、使用済みとなった該製造用基板を該製品用基板から切り離した構造を有するエレクトロルミネッセンス表示装置。

【請求項 20】 無機材料からなる製造用基板と有機材料からなる製品用基板を用いる請求項 19 記載のエレクトロルミネッセンス表示装置。

【請求項 21】 有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタ及びエレクトロルミネッセンス素子を形成した請求項 20

20 記載のエレクトロルミネッセンス表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は薄膜半導体装置及びその製造方法に関する。より詳しくは、薄膜トランジスタを集積形成する基板の構成に関する。

【0002】

【従来の技術】 一般に、薄膜半導体装置はガラスなどからなる絶縁基板上に薄膜トランジスタを集積形成したものである。薄膜トランジスタを形成する為には、CVD (化学気相成長)、洗浄、熱処理などの工程を経なければならぬ。異なった工程を順次行なっていく為、基板を各プロセスのステージ間で搬送する必要がある。基板に反りなどの変形があるとロボットを用いた自動搬送ができなくなってしまう。この為、薄膜半導体装置用の基板としては、薄膜トランジスタの形成温度に耐え得る耐熱性が必要である。又、運搬時に反り変形などが生じない様に規定以上の厚みが必要である。

【0003】

【発明が解決しようとする課題】 一方、薄膜半導体装置を部品に使った製品としては、例えばアクティブマトリクス型の液晶ディスプレイが挙げられる。液晶ディスプレイを携帯用機器に用いる場合には、薄膜半導体装置として軽量で且つ破損しにくい構成が要求される。この為、基板に要求される製造条件と製品条件とが一致しない場合が多く、製品に対して市場からの不満があった。前述した様に、耐熱性等の製造条件から見ると、基板はガラスを用いることが適している。しかし、製品条件として見ると、ガラス基板は重く割れ易いという欠点がある。パームトップコンピュータや携帯電話器などの携帯用電子機器に使用する液晶ディスプレイでは、可能な限

り安価で、軽く且つ多少の変形にも耐え、落としても割れにくい材質が望ましい。現実には、ガラス基板は重く、変形に弱く、且つ落下による破壊の恐れがある。つまり、製造条件から来る制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは困難であり、解決すべき課題となっている。

【0004】 従来から、この課題を解決する為に種々の方策が提案されている。例えば、薄膜トランジスタのプロセス温度を可能な限り下げて、プラスチック基板を用いる試みが成されている。しかし、プラスチック基板はガラス基板に比べ変形が大きく、現在のところ満足のいく製品は得られていない (N. D. Young, et al., Euro Display '96 Digest, 555, 1996)。又、仮の基板に一旦薄膜トランジスタを形成した後、これを別の基板に転写する対策も提案されており、例えば特開平 11-243209 号公報に開示されている。しかしながら、この方法は転写工程が複雑であり生産性に問題がある。又、薄膜トランジスタを形成する時に用いる仮基板と、製品として薄膜トランジスタを搭載する基板が異なる為、応力などの問題で薄膜トランジスタの特性変動が生じ易い。

【0005】

【課題を解決するための手段】 上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明は、薄膜半導体装置を製造する為に、薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備する準備工程と、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、該製造用基板によって補強された状態で該製品用基板の表面に少なくとも薄膜トランジスタを形成する形成工程と、使用済みとなった該製造用基板を該製品用基板から分離する分離工程とを行なう。好ましくは、前記準備工程は、無機材料からなる製造用基板と有機材料からなる製品用基板を準備する。場合によっては、前記形成工程は、有機材料からなる製品用基板の表面に防湿性の膜を形成した後、その上に薄膜トランジスタを形成する。又、前記接着工程は、剥離可能な状態で塗布された接着剤を用いて該製造用基板を該製品用基板に接着する。

【0006】 又本発明は、液晶表示装置を製造する為に、薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備する準備工程と、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及び画素電極を形成する形成工程と、使用済みとなった該製造用基板を該製品用基板から分離する分

離工程と、該分離工程の前又は後で、あらかじめ対向電極が形成された対向基板を所定の間隙で該画素電極が形成された製品用基板に接合し且つ該間隙に液晶を注入する組立工程とを行なう。

【0007】更に本発明は、エレクトロルミネッセンス表示装置を製造する為に、薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を準備する準備工程と、該製品用基板を裏から支持するために該製造用基板を該製品用基板に接着する接着工程と、該製造用基板によって補強された状態で該製品用基板の表面に薄膜トランジスタ及びエレクトロルミネッセンス素子を形成する形成工程と、使用済みとなった該製造用基板を該製品用基板から分離する分離工程とを行なう。

【0008】本発明によれば、薄膜トランジスタを形成する前の準備段階で、予めプラスチックなどからなる製品用基板にガラスなどからなる製造用基板を貼り合わせ、補強しておく。しかる後に、プラスチックなどからなる製品用基板の上に薄膜トランジスタを集積形成する。この際、プラスチックなどからなる製品用基板はガラスなどからなる製造用基板で裏打ちされているので、全体としてロボット搬送に耐え得る剛性を備えている。しかる後、薄膜トランジスタの製造プロセスを完了した時点で、使用済みとなった製造用基板を製品用基板から切り離す。最終的に、薄膜トランジスタは薄く軽量の製品用基板のみで支持されることになる。プラスチック基板を用いたアクティブマトリクス型の液晶ディスプレイなどは携帯用機器への応用に好適である。

【0009】

【発明の実施の形態】以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る薄膜半導体装置の製造方法を示す模式的な工程図の一例である。まず、(A)に示す様に、薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板20及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板1を準備する。この準備工程では、例えばガラスなどの無機材料からなる製造用基板20とプラスチックなどの有機材料からなる製品用基板1を準備する。本実施形態では、製造用基板20として無アルカリガラスを使用する。無アルカリガラスの耐熱性は500℃程度である。製造用基板20の厚みは、例えば0.7mmが標準的である。0.5mmまで薄型化しても、製造プロセス上特に問題はない。尚、本実施形態では無アルカリガラスを用いているが、これに代えてステンレススチールなどの金属板、プラスチック板、石英などを用いることもできる。一方、製品用基板1としては、薄膜トランジスタのプロセス温度に耐える程度の耐熱性が必要であり、製造用基板20よりも薄くて軽いことが条件となる。本実施形態では、プラスチック材料を用いており、

その厚みは0.1mmから0.5mm程度である。特に、耐熱性に優れたポリエーテルスルホン樹脂(PES)、ポリエチレンテレフタレート樹脂、アートン樹脂などが用いられる。ポリエーテルスルホン樹脂はその耐熱性が250℃程度に達する。尚、製品用基板1に用いるプラスチックフィルムは単層でもよく、場合によっては積層ラミネート構造であってもよい。特に透過型のディスプレイではなく反射型のディスプレイに用いる場合には、プラスチックに代えて金属板を用いることもできる。但し、金属板を使う時には、表面は絶縁状態になっている必要がある。例えば、アルミニウムの板を製品用基板1に用いる場合は、予めその表面を酸化してアルミナで被覆しておくことが必要である。

【0010】引き続き(A)に示す様に、製品用基板1を裏から支持する為に製造用基板20を製品用基板1に接着する。この接着工程は、例えば剥離可能な状態で塗布された接着剤21を用いて製造用基板20を製品用基板1に接着する。本実施形態では、接着剤21として耐熱性の樹脂を塗布する。この樹脂は薄膜トランジスタ形成時の熱に耐え得る必要がある為、ポリイミド系、シリコン系又はテフロン(登録商標)系の樹脂を用いる。但し、薄膜トランジスタのプロセス温度を下げることであり、種々の接着剤を用いることが可能である。塗布は、液状の材料をスピコートや印刷などの方法で行なう。これに代えて、フィルム状の接着剤を一方の基板の表面に貼り合わせ、熱で溶かして塗布するなどの方法がある。この接着剤21は、有機材料に限られることなく、シリコンやゲルマニウム更には金属(鉛、アルミニウム、モリブデン、ニッケル、錫など)でもよい。これらの材料を用いた場合は、スパッタ法などで一方の基板に成膜し、レーザ照射などで溶かしながら他方の基板と接着することになる。尚、製品用基板1としてアルミニウムの板を採用した場合は、特に接着剤21を用いなくても、アルミニウムからなる製品用基板1とガラスからなる製造用基板20を直接レーザなどの光エネルギーを使って接合することも可能である。

【0011】続いて(B)に示す様に、製造用基板20によって補強された状態で製品用基板1の表面に薄膜トランジスタ3などの薄膜デバイスを集積形成する。具体的には、まずタンタルやモリブデンなどの金属をスパッタ法などで成膜した後、等方性のドライエッチングでパタニングし、ゲート電極5に加工する。続いて、例えばプラズマCVD法(PE-CVD法)でSiO<sub>2</sub>を例えば100~200nmの厚みで堆積し、ゲート電極5を被覆するゲート絶縁膜4とする。更にその上に、非晶質シリコンを例えば20~60nmの厚みで堆積して半導体薄膜2を設ける。同一の成膜チャンバで真空を破らずに絶縁膜4及び半導体薄膜2を連続成長させることができる。この後、例えば波長308nmのXeClエキシマレーザ光を極短時間照射して半導体薄膜2の結晶化を

図る。レーザ光のエネルギーによって非晶質シリコンが溶融し、固まる時に多結晶シリコンとなる。レーザ光の照射時間は極めて短い為、製品用基板 1 にダメージを与えることはない。この後、半導体薄膜 2 の上にレジストを塗布し、遮光性を有するゲート電極 5 をマスクとして裏面露光を行なうことにより、セルフアライメントでゲート電極 5 に整合したマスクを得ることができる。ここで、このマスクを介してイオンドーピング法により不純物（例えば燐）を比較的低濃度で半導体薄膜 2 に注入する。更に、マスクとその周辺を別のフォトレジストで被覆した後、比較的高濃度で不純物（例えば燐）をイオンドーピング法により半導体薄膜 2 に注入する。これにより、ソース領域 S 及びドレイン領域 D が形成される。

又、ゲート電極 5 の直上には予め閾値調整用の P 型不純物（例えばボロン）が注入されたチャネル領域 C<sub>h</sub> が残される。チャネル領域 C<sub>h</sub> とソース領域 S 及びドレイン領域 D との間には燐などの N 型不純物が比較的低濃度で注入された LDD 領域が残される。この後、不要になったフォトレジストは除去される。イオンドーピング法はプラズマ状態のイオンを一気に電界加速して半導体薄膜 2 にドーピングするものであり、短時間で処理できる。続いて、ドーピングされた原子を活性化する為に再度レーザ光を照射する。結晶化と同一方法であるが、結晶を大きくする必要がない為弱いエネルギーで十分である。この後、配線間の絶縁の為に例えば SiO<sub>2</sub> を堆積して層間膜 9 とする。この層間膜 9 にコンタクトホールを開孔した後、金属アルミニウムなどをスパッタで堆積し、所定の形状にパタニングして配線 10 に加工する。以下、アクティブマトリクス型液晶ディスプレイ用の薄膜半導体装置を製造する場合には、必要に応じて保護膜 12 や画素電極 14 を形成する。更には、予め対向電極が形成された対向基板を所定の間隙で、画素電極 14 が形成された製品用基板 1 に接合し、且つ間隙に液晶を注入する組立工程を行なう。一方、アクティブマトリクス型の有機エレクトロルミネッセンスディスプレイにこの薄膜半導体装置を用いる場合には、画素電極 14 の上に予め有機エレクトロルミネッセンス素子を形成しておく。

【0012】最後に図 2 に示す様に、使用済みとなった製造用基板 20 を製品用基板 1 から分離する分離工程を行なう。具体的には、製造用基板 20 と製品用基板 1 の間に介在する接着剤を溶剤中において溶解することにより、両基板の分離が可能になる。用いる溶剤は接着剤の材質によって異なる。一般に、この接着剤の層は非常に薄く溶剤が浸入するまで時間がかかる。そこで、超音波やレーザ光などのエネルギーを用いて、接着剤の溶解を促進することが効果的である。尚、先の接着工程で、接着剤を基板の全面に均一に塗布する必要はない。むしろ、離散的に接着剤を塗布することで、溶剤を用いた溶解が容易になる。この様にして、最終的な製品にはプラスチックなどからなる製品用基板 1 のみが残される為、

軽量で薄型のディスプレイなどが実現できる。尚、液晶ディスプレイを作成する場合は、前述した組立工程を製造用基板 20 の分離後に行なってもよい。

【0013】上述した実施形態は、基板 1 の上にボトムゲート構造の薄膜トランジスタを形成した。これに代えて、トップゲート構造の薄膜トランジスタを集積形成することもできる。この実施形態を図 3 に示す。尚、理解を容易にする為、図 1 及び図 2 に示した先の実施形態と対応する部分には対応する参照番号を付してある。図示する様に、トップゲート構造の薄膜トランジスタは、多結晶シリコンなどからなる半導体薄膜 2 の上にゲート絶縁膜 4 を介してゲート電極 5 が形成されている。尚、本実施形態では、製品用基板 1 と薄膜トランジスタとの間に予め防湿性のバッファ膜 30 が形成されている。このバッファ膜 30 は CVD 又はスパッタ法で成膜されたシリコン酸化膜或いはシリコン窒化膜から成り、製品用基板 1 を通過する水分の遮断を行なうと共に、基板からの不純物の侵入を抑制する。製品用基板 1 としてプラスチックを用いた場合には、特に防湿対策としてバッファ膜を形成することが好ましい場合がある。

【0014】図 4 は、本発明に係る薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な斜視図である。この液晶表示装置は製品用基板 1 と対向基板 60 との間に液晶 50 を保持したパネル構造となっている。製品用基板 1 には画素アレイ部と周辺回路部とが上記と同様の薄膜トランジスタにより集積形成されている。周辺回路部は垂直走査回路 41 と水平走査回路 42 とに分かれている。又、製品用基板 1 の上端側には外部接続用の端子電極 47 も形成されている。各端子電極 47 は配線 48 を介して垂直走査回路 41 及び水平走査回路 42 に接続している。画素アレイ部には互いに交差するゲート配線 43 と信号配線 10 が形成されている。ゲート配線 43 は垂直走査回路 41 に接続し、信号配線 10 は水平走査回路 42 に接続している。両配線 43、10 の交差部には画素電極 14 とこれを駆動する薄膜トランジスタ 3 とが形成されている。一方、対向基板 60 の内表面には図示しないが対向電極が形成されている。製品用基板 1 としてプラスチックを用い、対向基板 60 として同じくプラスチック材料を用いれば、極めて軽量で破損に強いパネルが得られる。

【0015】図 5 は、本発明に係る薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型のエレクトロルミネッセンス表示装置を示す模式的な部分断面図である。本実施形態は、画素として有機エレクトロルミネッセンス素子 OLED を用いている。OLED は陽極 A、有機層 110 及び陰極 K を順に重ねたものである。陽極 A は画素毎に分離しており、例えばクロムからなり基本的に光反射性である。陰極 K は画素間で共通接続されており、例えば金属層 111 と透明導電層 11

2 の積層構造であり、基本的に光透過性である。係る構成を有する O L E D の陽極 A / 陰極 K 間に順方向の電圧 ( 1 0 V 程度 ) を印加すると、電子や正孔などのキャリアの注入が起こり、発光が観測される。O L E D の動作は、陽極 A から注入された正孔と陰極 K から注入された電子により形成された励起子による発光と考えられる。

【 0 0 1 6 】一方、O L E D を駆動する薄膜トランジスタ 3 は、プラスチックなどからなる製品用基板 1 の上に形成されたゲート電極 5 と、その上に重ねられたゲート絶縁膜 4 と、このゲート絶縁膜 4 を介してゲート電極 5 の上方に重ねられた半導体薄膜 2 とからなる。この半導体薄膜 2 は例えばレーザアニールにより結晶化されたシリコン薄膜からなる。薄膜トランジスタ 3 は O L E D に供給される電流の通路となるソース領域 S、チャネル領域 Ch 及びドレイン領域 D を備えている。チャネル領域 Ch は丁度ゲート電極 5 の直上に位置する。このボトムゲート構造を有する薄膜トランジスタ 3 は層間膜 9 により被覆されており、その上には配線 1 0 が形成されている。これらの上には別の層間膜 1 1 を介して前述した O L E D が成膜されている。この O L E D の陽極 A は配線 1 0 を介して薄膜トランジスタ 3 に電気接続されている。

【 0 0 1 7 】

【発明の効果】以上説明したように、本発明によれば、薄膜トランジスタを形成するプロセスに耐え得る特性を有する製造用基板及び薄膜トランジスタを直接搭載するに適した特性を有する製品用基板を用い、製品用基板を裏から支持する為に製造用基板を製品用基板に接着し、

製造用基板によって補強された状態で製品用基板の表面に少なくとも薄膜トランジスタを形成し、且つ使用済みとなった製造用基板を製品用基板から切り離した構造としている。製造段階では、接着により補強された基板の上に薄膜トランジスタを集積形成するので、基板のハンドリングなどが容易となり、プロセスの安定化に寄与できる。一方、製品が完成した段階では、使用済みとなった製造用基板を切り離す為、製品自体は軽量且つ薄型化される。又、切り離された製造用基板は再度薄膜トランジスタ製造プロセスに投入でき、資源のリサイクルが可能になる。

【図面の簡単な説明】

【図 1】本発明に係る薄膜半導体装置の製造方法を示す工程図である。

【図 2】本発明に係る薄膜半導体装置の製造方法を示す工程図である。

【図 3】本発明に係る薄膜半導体装置の他の実施形態を示す部分断面図である。


【図 4】本発明に係る液晶表示装置を示す斜視図である。

【図 5】本発明に係るエレクトロルミネッセンス表示装置を示す模式的な断面図である。


【符号の説明】

1・・・製品用基板、2・・・半導体薄膜、3・・・薄膜トランジスタ、4・・・ゲート絶縁膜、5・・・ゲート電極、14・・・画素電極、20・・・製造用基板、21・・・接着剤

【図 2】




【図 3】







【図 1】



【図 4】



【図 5】



フロントページの続き

(51) Int. Cl.<sup>7</sup>

識別記号

F I  
H 0 1 L 29/78

テーマコード (参考)

6 2 7 Z

F ターム(参考) 2H092 JA26 KA05 MA05 MA07 MA30  
MA42 NA18 NA25 PA01  
5C094 AA15 AA43 BA03 BA27 BA43  
CA19 DA12 DA13 DB04 EA04  
EB10 FA02 FB01 FB02 FB15  
GB10  
5F110 AA16 AA30 BB02 CC02 DD01  
DD12 EE04 EE44 FF02 FF30  
GG02 GG13 GG25 GG45 HJ01  
HJ12 HJ18 HJ23 HL03 HL23  
HM15 NN02 NN23 PP03 PP04  
QQ12 QQ17 QQ30